좌충우돌 anecdote

4장. 조합 논리

Keyword: Ripple Adder(Half Adder, Full Adder), Carry lookahead Adder, BCD Adder, Decoder, Mux

Decoder, Mux가 제일 중요한 부분인데, 이 때쯤 중간고사 마지막 파트라 필기고 뭐고 디코더, 먹스 그리느라 정신이 없었나보다 ,,ㅎㅎ

1. Full Adder vs Half Adder

2. 리플 가산기 vs 캐리 룩어헤드 가산기 => propagation delay 비교

3. 크기 비교기

4. Decoder

5. Mux

Digital Design With An Introduction to the Verilog HDL, VHDL, and SystemVerilog

1장 ~ 5장 필기. 기록용

3장. 게이트 레벨 최소화

Keyword: K-map, Don't care, XOR function (Odd vs Even Func), Parity Checker

1. 2, 3, 4-variable K-map

2. XOR vs EQU function

3. Parity Checker, Generator

시험 문제에서

Parity Checker와 Generator에서 홀, 짝수 패리티 구분하여 회로를 그리는 게 중요한 포인트였다. 

그리고 XOR & EQU에서 input 갯수에 따라 보수화 유무가 결정되는 부분도 회로 그릴 때 중요했음.

2장. 부울 대수와 논리 게이트

Keyword: boolean Arebra, Postulate, Minterm, Maxterm

1. Canonical Form과 Standard Form 구분

 - minterm의 모습이 아니면 sum of products -> standard from

2. Postulate 식

3. Boolean Function

 - 1. truth table (진리표)

 - 2. boolean function (부울 함수)

 - 3. Circuit (회로)

글씨 삐뚤빼뚤 ㅎㅎ. 기록용

1장. 디지털 시스템과 2진수

(Binary numbers, Signed numbers .. etc)

강의력 좋은 교수님 수업을 오랜만에 들으니 힘이 나고, 논리 회로 수업 재밌다 ㅎ.ㅎ
전형적인 대학 강의실마냥 계단식 강의실에 66명 정원이 꽉 차있으니..

열정이 그득하다 🍎
그치만,, 18은 없는...

(나만 조럽 못했지..)

교수님께서도 강조했지만,

1장, 2장, 3장, ... 모두 다 내용이 너무 달라서 정신 똑띠 차리고 복습 제대로 해야 한다.

끝나고 논리 회로 그리고 있을 나를 상상하며,,

개인 소장용으로 필기한 것 기록해보려고 한다.